PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-302488

(43)Date of publication of application: 13.11.1998

(51)Int.CI.

G11C 16/02 G11C 16/04 H01L 27/115 H01L 21/8247 H01L 29/788 H01L 29/792

(21)Application number: 10-048365

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

27.02.1998

(72)Inventor: ITO YASUO

SAKUI YASUSHI

(30)Priority

Priority number: 09 44007

Priority date: 27.02.1997


Priority country: JP

(54) NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To improve reliability for write protection in a non-selective NAND train by applying a voltage which is sufficiently capable of ON state even in a normally OFF state and selective automatic boost of the channel potential on the control gate of each of the selected memory cells, the neighboring memories, and the memory cells sharing a control gate.

SOLUTION: The control gates of memory cells selected ones with a circular mark, the neighboring one and the other ones are impressed with 20V, 4.5V and 11V. With this voltage control, the selected transistor SG 1 is made OFF by 3.3V supplied from a non-selective bit line BL2 to generate automatic boost. Accordingly the potential of the control gate of the memory cell impressed with 4.5V becomes lower than the channel potential and made OFF to provide a write operation. The potentials of the channel regions 2, 1 and 3 of the memory cells are raised to 10V, 7V in response to the



rise of the voltage from 0V to 20V, and from 0V to 11V, diminishing the potential difference. Therefore, stress applied to memory cells are mitigated, improving reliability.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-302488

(43)公開日 平成10年(1990)11月15日


(51) Int.Cl. 6		識別記号		FΙ					
G11C	16/02			G 1	1 C I	7/00		611F	
	16/04							622E	
H01L	27/115			Н0	1 L 2	7/10		434	
	21/8247				2	9/78		371	
	29/788								
			審査請求	未請求	請求明	頁の数20	OL	(全 21 頁)	最終頁に続く
(21)出願番号		特顧平10-48365		(71)	出願人	000003	078		
						株式会	社東芝		
(22)出顧日		平成10年(1998) 2月27日				神奈川	県川崎	市幸区堀川町	72番地
				(72)	発明者	伊藤	寧夫		
(31)優先権主張番号		特顯平9-44007				神奈川	県川崎	市幸区小向東	芝町1番地 株
(32)優先日		平 9 (1997) 2 月27日				式会社	東芝研	究開発センタ	一内
(33)優先権主張国		日本 (JP)		(72)	発明者	作井	康司		
						神奈川	県川崎	市幸区小向東	芝町1番地 株
						式会社	東芝研	究開発センタ	一内
		•		(74)	代理人	弁理士	工倫	武彦 (外	6名)
			•						

(54) 【発明の名称】 不揮発性半導体記憶装置

い、【要約】

【課題】 選択的自己昇圧方式を採用するNAND型E EPROMにおいて、非選択NAND型メモリセル列での書き込み禁止の信頼性を高め、且つ選択されたNAND型メモリセル列では、複数のメモリセルに対してランダムに書き込むことを可能にすること。更に、従来よりも低い消去電圧を用いたNAND型EEPROMのデータ消去を可能にし、素子の微細化、信頼性の向上および歩留まりの向上を可能にすること。

【解決手段】 選択的自己昇圧において、選択されたメモリセルの隣接セルの制御ゲートに対しても、該セルが ONする程度の中間電圧を印加することにより、隣接セルがノーマリOFF状態であってもビット線電位が伝わるようにする。また、消去時においても自己昇圧を利用して、制御ゲートに印加する消去電圧の絶対値を低下させる。



【特許請求の範囲】

125

【請求項1】 直列に接続された電気的に書き替え可能な複数のメモリセルと、前記複数のメモリセルのピット ・線側の一端に設けられた第一の選択デートルデニウと、前記複数のメモリセルのソース線側の他端に設けられた第二の選択ゲートトランジスタとで構成されたNA ND型メモリセル列を具備した不揮発性半導体記憶装置であって、

選択されたNAND型メモリセル列の選択されたメモリセルに書き込みを行うに際し、前記選択されたNAND型メモリセル列にはビット線から低電圧が印加される一方、この選択されたNAND型メモリセル列との間で制御ゲート電極を共有する非選択NAND型メモリセル列には、ビット線から高電圧が印加されると共に、そのチャネル領域の電位が浮遊状態にされ、

前記選択されたメモリセルの制御ゲート電極に、前記選択されたNAND型メモリセル列におけるチャネル領域との間の電位差がデータの書き込みに十分であるような第1の電圧が印加され、

前記選択されたメモリセルに隣接するメモリセルのうち、少なくとも一方のメモリセルの制御ゲート電極に、ノーマリOFFの状態にある場合の該メモリセルをONさせるのに十分であり、且つ非選択NAND型メモリセル列では、選択されたメモリセルと前記制御ゲート電極を共有したメモリセルにおけるチャネル電位の選択的自己昇圧を可能とする第2の電圧が印加されることを特徴とする不揮発性半導体記憶装置。

【請求項2】 前記第1と第2の電圧を与えたメモリセル以外の選択NAND型メモリセル列内のメモリセルの制御ゲート電極に、これらのメモリセルにおける書き込みを禁止でき、且つ非選択NANし宝メモリセル列のチャネル電位の自己昇圧を可能とする第3の電圧が印加されることを特徴とする請求項1に記載の不揮発性半導体記憶装置。

【請求項3】 前記第1の電圧、第2の電圧および第3の電圧の関係は、第1の電圧>第3の電圧>第2の電圧 > 0であることを特徴とする請求項2に記載の不揮発性 半導体記憶装置。

【請求項4】 前記第2の電圧は、前記選択されたメモリセルに隣接するメモリセルのうち、前記ピット線に近い方のメモリセルの制御ゲート電極に印加されることを特徴とする請求項2に記載の不揮発性半導体記憶装置。

【請求項5】 前記選択されたメモリセルに隣接するメモリセルのうち、前記ソース線に近い方のメモリセルの制御ゲート電極に、前記選択されたメモリセルと当該制御ゲート電極を共有する非選択NAND型メモリセル列のメモリセル1個におけるチャネル電位の選択的自己昇圧を可能とする第4の電圧が印加されることを特徴とする請求項4に記載の不揮発性半導体記憶装置。

【請求項6】 前記第1の電圧、第2の電圧、第3の電 50

2

圧および第4の電圧の関係は、第1の電圧>第3の電圧> >第2の電圧>第4の電圧≥0であることを特徴とする 請求項5に記載の不揮発性半導体記憶装置。

【請求項7】 前配第: ○電圧、第○の電圧 一等 2 ○電圧 圧および第4の電圧の関係は、第1の電圧>第3の電圧 >第2の電圧≥第4の電圧> 0 であることを特徴とする 請求項5に記載の不揮発性半導体記憶装置。

【請求項8】 前記第2の電圧は、読み出し時に、選択されたNAND型メモリセル列の選択されたメモリセル以外のメモリセルの制御ゲート電極に印加される電圧と同じ電圧であることを特徴とする請求項1に記載の不揮発性半導体記憶装置。

【請求項9】 前記第2の電圧は、電源電圧と同じ電圧 であることを特徴とする請求項1に記載の不揮発性半導 体記憶装置。

【請求項10】 前記第一の選択ゲートトランジスタのゲート電圧は電源電圧に設定され、

前記各制御ゲート電極の電位は、前記電源電圧より低い電位にされた後に、それぞれ最終設定電圧として前記の第1の電圧、第2の電圧、第3の電圧および第4の電圧に設定されることを特徴とする請求項5に記載の不揮発性半導体記憶装置。

【請求項11】 前記第一の選択ゲートトランジスタの ゲート電圧は電源電圧に設定され、

前記各制御ゲート電極の電位は、第1の期間で前記電源 電圧より低い電位にされ、第2の期間で一時的に前記第 2の電圧と略同一の電圧にまで上昇され、その後にそれ ぞれ最終設定電圧として前記の第1の電圧、第2の電 圧、第3の電圧および第4電圧に設定されることを特徴 とする請求項5に記載の不揮発性半導体記憶装置。

【請求項12】 前記第一の選択ゲートトランレスタのゲート電圧は電源電圧に設定され、

前記各制御ゲート電極の電位は、第1の期間で前記電源電圧より低い電位にされ、第2の期間で一時的に前記第3の電圧と略同一の電圧にまで上昇され、その後にそれぞれ最終設定電圧として前記の第1の電圧、第2の電圧、第3の電圧および第4電圧に設定されることを特徴とする請求項5に記載の不揮発性半導体記憶装置。

【請求項13】 前記第一の選択ゲートトランジスタのゲート電圧は、第1の期間および第2の期間の間は電源電圧よりも高い電圧とされ、第3の期間では前記電源電位とされ、

前記各制御ゲート電極の電位は、前記第1の期間で前記電源電圧より低い電位にされ、前記第2の期間でそれぞれ最終設定電圧として前記の第1の電圧、第2の電圧、第3の電圧および第4電圧に設定されることを特徴とする請求項5に記載の不揮発性半導体記憶装置。

【請求項14】 前記第一の選択ゲートトランジスタの ゲート電圧は、第1の期間の間は電源電圧よりも高い電 圧とされ、第2の期間および第3の期間では前記電源電

位にされ、

前記各制御ゲート電極の電位は、前記第1の期間および第2の期間で前記電源電圧より低い電位にされ、前記第二、2000年に対してもごには位置を延正として前記の第500億 圧、第2の電圧、第3の電圧および第4電圧に設定されることを特徴とする請求項5に記載の不揮発性半導体記憶装置。

【請求項15】 前記選択されたメモリセルが前記第一及び第二の選択ゲートトランジスタのいずれかに隣接している場合、前記選択されたメモリセルの他方の隣のメモリセルの制御ゲート電極に前記第2の電圧または第4の電圧が印加されることを特徴とする請求項5に記載の不揮発性半導体記憶装置。

【請求項16】 直列に接続された電気的に書き替え可能な複数のメモリセルと、前記複数のメモリセルのビット線側の一端に設けられた第一の選択ゲートトランジスタと、前記複数のメモリセルのソース線側の他端に設けられた第二の選択ゲートトランジスタとで構成されたNAND型メモリセル列を具備した不揮発性半導体記憶装置であって、

選択されたNAND型メモリセル列の選択されたメモリセルに書き込みを行うに際し、前記選択されたNAND型メモリセル列および前記NAND型メモリセル列との間で前記制御ゲート電極を共有する非選択NAND型メモリセル列に対して、ビット線から少なくとも前記選択されたメモリセルおよび選択されたメモリセルと前記制御ゲート電極を共有する非選択NAND型メモリセル列のメモリセルのチャネル領域まで実質的にビット線電位が伝えられ、且つ前記非選択NAND型メモリセル列のチャネル領域が浮遊状態にされ、

前記選択されたNAND型メモリセル列における制御ゲート電極の電位が所定レベルにまで上昇され、容量結合によって前記非選択NAND型メモリセル列におけるチャネル領域の電位が自己昇圧され、

前記チャネル領域の自己昇圧電位と前記選択されたメモリセルに隣接したメモリセルの制御ゲート電極電位との間の電位差を利用して、前記非選択NAND型メモリセル列における該隣接メモリセルと前記制御ゲート電極を共有するメモリセルがOFF状態にされ、

前記メモリセルがOFF状態になった後に、前記選択されたメモリセルと前記制御ゲート電極を共有する非選択NAND型メモリセル列のメモリセルのチャネル電位が最終電位にまで昇圧されることを特徴とする不揮発性半導体記憶装置。

【請求項17】 直列に接続された電気的に書き替え可能な複数のメモリセルと、前記複数のメモリセルのビット線側の一端に設けられた第一の選択ゲートトランジスタと、前記複数のメモリセルのソース線側の他端に設けられた第二の選択ゲートトランジスタとで構成されたNAND型メモリセル列を具備した不揮発性半導体記憶装 50

4

置であって、

前記NAND型メモリセル列における選択されたメモリセルのデータ消去を行う際に、前記NAND型メモリセン・共国によりではなった。ではおされた。世界では、前記NAND型メモリセン・共国によりでは、1000円の第1の電圧が伝えられてそのチャネル領域の電位が浮遊状態にされつつ、前記選択されたメモリセルの制御ゲート電極に第2の電圧が夫々印加され、この場合の前記第2の電圧の極性と、前記第1および第3の電圧の極性とが逆極性であることを特徴とす

【請求項18】 前記選択されたメモリセルの制御ゲート電極には負の電位が与えられ、非選択メモリセルの制御ゲート電極には正の電圧が与えられ、ビット線には正の電圧が与えられることを特徴とする請求項17に記載の不揮発性半導体記憶装置。

【請求項19】 前記NAND型メモリセル列と制御ゲート電極を共有する他のNAND型メモリセル列について、ビット線に0Vが与えられ、該他のNAND型メモリセル列における全メモリセルが非消去の状態にされることを特徴とする請求項17に記載の不揮発性半導体記憶装置。

【請求項20】 前記NAND型メモリセル列は、半導体基板上にウェル拡散層を形成することなく直接形成されることを特徴とする請求項17に記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

る不揮発性半導体記憶装置。

[0001]

【発明の属する技術分野】本発明は、電荷蓄積用の浮遊ゲー、電極と制御ゲート電極とが積層された構造を有する記憶素子をメモリセルに用いた、電気的に書き替え可能な不揮発性半導体記憶装置に関し、特に、複数のメモリセルを直列に接続したNAND型EEPROM (electrically erasable programmable ROM) に関する。【0002】

【従来の技術】図1 (A) は、NAND型EEPROM の一つのメモリセル列を抜き出して示す平面図であり、図1 (B) はその等価回路図である。図2は、図1

(A)のII-II線に沿う断面図である。図3は、図1(A)のIII-III線に沿う断面図である。

【0003】このメモリセル列は、p型半導体基板に形成された二重拡散型Pウエル11の中に形成されている。各メモリセルは、ソースおよびドレイン領域の間のチャネル領域上に絶縁膜13, 15を介して積層された、電荷蓄積のための浮遊ゲート電極14および制御ゲート電極16を有している。但し、以下の説明においては、メモリセルを単にセルと呼ぶこともある。図示のように、メモリセル列は制御ゲートCG1~CG8で制御される積層型メモリセルM1~M8が複数個直列に列接

続され、この直列接続されたメモリセル列の両端部、即ち、ドレインD側とソースS側にそれぞれ選択トランジスタS1、S2が設けられている。これら選択トランジン・2、381、S2の選択ゲートSG1、SG3によってコメモリセル列のピット線18および共通ソース線との接続を制御する構成となっている。なお、図3中の17は層間絶縁膜である。また、図2における14gと16g、および1410と1610は、それぞれ図示しない領域で互いに電気的に接続されて、選択ゲートSG1、SG2に加工されている。

【0004】図4は上記メモリセルにおける消去、書き込みおよび読み出しの動作時に、各部に印加される電圧の例を示す図である。以下、これらの動作について説明すると共に、それに伴う問題点を説明する。

【0005】〈データの消去〉データの消去は、ビット線BLおよびソースSをオープンとし、制御ゲートCGおよび選択ゲートSGを全部0Vにバイアスし、基板W(Pウェル層)11に消去電圧VEE(例えば20V)を印加することにより、酸化膜のトンネル現象を利用して、すべての浮遊ゲート電極内の電子を引き抜く。これにより、すべてのメモリセルのしきい値は0V以下となり、ノーマリON化(デプレッション型化)される。このノーマリONの状態を、ここではデータ「1」と定義する。これに対して、ノーマリOFF化(エンハンス型化)された状態をデータ「0」と定義する。

【0006】上記のように、従来のNAND型EEPROMにおいてデータを一括消去する場合、Pウェル層に20V程度の高い消去電圧(VEE)を印加する必要があった。このため、従来のNAND型EEPROMでは、このような高電圧で動作できるように、高耐圧トランジスタ(例えばゲート酸化膜の膜厚を400オングストローム程度に大きくしたもの)を用いる必要があり、また配線間距離の設計ルールについても、低電圧用のものに比較してスペースを広くする必要があった。このため、素子の微細化および高密度化が妨げられるという問題があった。

【0007】更に、高電圧を使うため、信頼性を確保するためには素子設計上の困難が伴うという問題があった。

【0008】〈データの書き込みおよび読み出し〉データの書き込みでは、制御ゲートCGのうち、選択されたセルの制御ゲートには書き込み電圧Vpp(例えば20V)を印加し、非選択セルの制御ゲートにはVppと0Vの中間電位Vm(例えば10V)を印加する。この状態で、データ「0」を書き込むセルのビット線BLには0Vを印加する一方、データ「1」のままにしておくセルのビット線BLには電位Vmが印加される。

【0009】選択されたメモリセル(制御ゲート=Vpp=20V、ビット線=0V)では、制御ゲート電極16と基板11との間に印加される電圧(Vpp=20V)

6

が、浮遊ゲート電極14と半導体基板間の静電容量 (C sl)と、浮遊ゲート電極14と制御ゲート電板16間の 静電容量(Cs2)との比(Cs2/(Cs1+Cs2)) (以下カッ プ/()。Z/(で呼ぶ)。広告、工作関される。例刊ばにCo2/ (Cs1+Cs2)=0.5 の場合、浮遊ゲート電極14と半導体基 板間11との間の電位差は10 Vとなる。このとき、浮 遊ゲート電極14と半導体基板11との間のゲート酸化 膜(以下トンネル酸化膜と呼ぶ)に加わる電界は、トン ネル酸化膜の膜厚が10nmであれば10MV/cmと 10 なり、Fowler-Nordheim電流(以下トンネル電流と呼 ぶ)がトンネル酸化膜を介して流れ、電子が浮遊ゲート 電極14に注入される。その結果、この選択されたメモ リセルのしきい値は正となり、ノーマリOFFの状態に なってデータ「0」が書き込まれる。なお、書き込みセ ルのしきい値は0V以上かつVcc(例えば5V)以下に なるようにする。

【0010】一方、データ「1」が保持される非選択メモリセル列(NAND型セル列)については、多少の電界はかかるが、ビット線からの電圧(Vm=10V)がチャネル側に印加されるので、制御ゲート電極16に高電圧(Vpp)が印加されても、基板11と制御ゲート電極16の間に加わる電圧は選択セルよりも小さくなる(Vpp-Vm=20-10V=10V)。従って、トンネル酸化膜に加わる電界も緩和される(約5MV/cm)ため、トンネル電流は流れず、データ「0」の書き込みは行われない。

【0011】データの読み出しに際しては、選択された セルの属するセル列に接続されたビット線が、例えば1 Vにプリチャージされ、他のビット線は0Vにされる。 そして、選択されたセルの制御ゲートには0 V、それ以 外の非選択セルの制御ゲートにはVcc(=5V)を印加 する。これによって、選択されたセルは書き込まれてい るデータが「1」または「0」の何れであるかに応じ て、ONまたはOFFとなるが、非選択セルは書き込ま れたデータが「1」または「0」の何れであっても全て ON状態になる。その結果、選択ゲートSG1およびS G2を開くと、選択されたセルのデータが「1」で、ノ ーマリON化(デプレッション化)していればソース側 に電流が流れるが、選択されたセルのデータが「0」で ノーマリOFF化(エンハンス化)されていれば電流は 流れない。従って、ビット線から選択されたセル列に電 流が流れ込むか否かによって、選択されたセルのデータ が「0」または「1」の何れであるかを判定することが できる。しきい値Vthが0Vより大きい(すなわちエン ハンス化している) セルと、しきい値 V thが 0 V よりも 小さい(すなわちデプレッション化している)セルの静 特性を図5に示す。なお、VCGは制御ゲートへの電圧、 Idはドレイン電流である。

【0012】以上述べた固定電位書き込み方式を改良した技術として、K.D.Suh et al.がIEEE Journal of Soli

d-State Circuits、vol. 30. No. 11 (1995) に発表した自己昇圧(self-boosting)方式がある。この自己昇圧方式では、非選択NAND型セル列での書き込み禁止機構が全を良された記弄、選択されたビュト線と非選択に対し始めるの間の電位振幅を、従来の0V→VM(例えば10V)から、0V→Vcc(例えば3.3V)に低減できる結果、種々のトランジスタの耐圧を下げ、素子の微細化を達成できるなどの効果が得られている。

【0013】更に、上記K.D. Suh et al. による自己昇圧 方式を更に改良した方法として、T.S. Jungらは、選択的 に自己昇圧させて書き込みを行う選択的自己昇圧(local self-boosting (LSB))方式を考案している(T.S. Jung et al., ISSCC Tech-Dig., p32, 1996)。この方式によれば、非選択NAND型セル列における書き込み電圧 Vpgmによるストレスを低減させることができ、特に多値セルのしきい値ばらつきに対して大きな改善効果を得ることができる。

【0014】しかしながら、上記選択的自己昇圧方式では、非選択NAND型セル列での書き込み禁止の信頼性が十分とは言えず、選択されたNAND型セル列において複数のセルに対するランダムな書き込みができないという問題があった。

[0015]

【発明が解決しようとする課題】本発明は上記実情に鑑みてなされたもので、その第一の目的は、NAND型EEPROMにおいて選択的自己昇圧方式を適用するにあたり、非選択NAND型セル列での書き込み禁止の信頼性を高めると共に、選択されたNAND型セル列においては、複数のセルに対してランダムに書き込むことを可能とする不揮発性半導体記憶装置を提供することにある。

【0016】本発明の第二の目的は、従来よりも低い消去電圧を用いて、NAND型EEPROMのデータ消去を可能とし、素子の微細化、信頼性の向上および歩留まりの向上を可能とする不揮発性半導体記憶装置を提供することにある。

[0017]

【課題を解決するための手段】本発明の一観点による不揮発性半導体記憶装置は、直列に接続された電気的に書き替え可能な複数のメモリセルと、前記複数のメモリセルのビット線側の一端に設けられた第一の選択ゲートトランジスタと、前記複数のメモリセルのソース線側の端に設けられた第二の選択ゲートトランジスタとで構成されたNAND型メモリセル列を具備した不揮発性半導体記憶装置であって、選択されたNAND型メモリセル列にはビット線から選択されたNAND型メモリセル列にはビット線から高電圧が印加される一方、この選択されたNAND型メモリセル列との間で制御ゲート電極を共有する非選択NAND型メモリセル列には、ビット線から高電圧が印加

8

されると共に、そのチャネル領域の電位が浮遊状態にされ、前記選択されたメモリセルの制御ゲート電極に、前記選択されたNAND型メモリセル列におけるチャネル、領域と実門で企工がデートの生意とファートのであり、かな第1の電圧が印加され、前記選択されたメモリセルに隣接するメモリセルのうち、少なくとも一方のメモリセルの制御ゲート電極に、ノーマリOFFの状態にある場合の該メモリセルをONさせるのに十分であり、且つ非選択NAND型メモリセル列では、選択されたメモリセルと前記制御ゲート電極を共有したメモリセルにおけるチャネル電位の選択的自己昇圧を可能とする第2の電圧が印加されることを特徴とする。

【0018】本発明の他の観点による不揮発性半導体記 憶装置は、直列に接続された電気的に書き替え可能な複 数のメモリセルと、前記複数のメモリセルのビット線側 の一端に設けられた第一の選択ゲートトランジスタと、 前記複数のメモリセルのソース線側の他端に設けられた 第二の選択ゲートトランジスタとで構成されたNAND 型メモリセル列を具備した不揮発性半導体記憶装置であ って、選択されたNAND型メモリセル列の選択された メモリセルに書き込みを行うに際し、前記選択されたN AND型メモリセル列および前記NAND型メモリセル 列との間で前記制御ゲート電極を共有する非選択NAN D型メモリセル列に対して、ピット線から少なくとも前 記選択されたメモリセルおよび選択されたメモリセルと 前記制御ゲート電極を共有する非選択NAND型メモリ セル列のメモリセルのチャネル領域まで実質的にビット 線電位が伝えられ、且つ前記非選択NAND型メモリセ ル列のチャネル領域が浮遊状態にされ、前記選択された NAND型メモリセル列における制御ゲート電極の電位 が所定レベルにまで上昇され、容量結合によって前記非 選択NAND型メモリセル列におけるチャネル領域の電 位が自己昇圧され、前記チャネル領域の自己昇圧電位と 前記選択されたメモリセルに隣接したメモリセルの制御 ゲート電極電位との間の電位差を利用して、前記非選択 NAND型メモリセル列における該隣接メモリセルと前 記制御ゲート電極を共有するメモリセルがOFF状態に され、前記メモリセルがOFF状態になった後に、前記 選択されたメモリセルと前記制御ゲート電極を共有する 非選択NAND型メモリセル列のメモリセルのチャネル 電位が最終電位にまで昇圧されることを特徴とする。

【0019】本発明の更なる他の観点による不揮発性半導体記憶装置は、直列に接続された電気的に書き替え可能な複数のメモリセルと、前記複数のメモリセルのビット線側の一端に設けられた第一の選択ゲートトランジスタと、前記複数のメモリセルのソース線側の他端に設けられた第二の選択ゲートトランジスタとで構成されたNAND型メモリセル列を具備した不揮発性半導体記憶装置であって、前記NAND型メモリセル列における選択されたメモリセルのデータ消去を行う際に、前記NAN

D型メモリセル列について、少なくとも選択されたメモ リセルと前記第二の選択ゲートトランジスタの間のメモ リセルのチャネル領域にピット線からの第1の電圧が伝 ニュスられてそのディルが領域の電位が浮遊状態にされて、ニー

つ、前記選択されたメモリセルの制御ゲート電極に第2の電圧が、非選択メモリセルの制御ゲート電極に第3の電圧が夫々印加され、この場合の前記第2の電圧の極性と、前記第1および第3の電圧の極性とが逆極性であることを特徴とする。

[0020]

【発明の実施の形態】以下、図面を参照して本発明の実 施の形態を説明する。

【0021】まず、本発明の実施の形態を具体的に説明する前に、本発明を理解しやすくする観点から、そのベースとなる既存の技術について説明する。

【0022】本発明は、K.D. Suh et al. の自己昇圧方式 およびT.S. Jung et al. の選択的自己昇圧(local self-boosting) 方式を改良したものであり、これらは本発明の一部を構成している。従って、本発明を理解するためには、これらの従来技術についての理解が不可欠であるので、先ずこれら二つの自己昇圧方式について説明する。【0023】図6は、K.D. Suh et al. の自己昇圧方式に

【0023】図6は、K.D. Suh et al. の自己昇圧方式における書き込み方法を示す説明図である。図7は、書き込み時に各部に印加される電圧のタイミングを示す図である。

【0024】図6(A)に示すように、選択されたビット線BL1には0Vを印加し、非選択のビット線BL2には3、3Vを印加する。図7のタイミングt1において、ドレイン側の選択トランジスタの選択ゲートSG1を0Vから3、3Vに昇圧させてトランジスタをONさせ、メモリセル列をビット線BL1、BL2に夫々接続する。一方、ソース側の選択ゲートSG2には0Vを印加し、この選択トランジスタをOFFさせて、メモリセル列と共通ソース線CSLとの接続を切っておく。その結果、2つの選択トランジスタSG1、SG2の間のセル列のチャネル電位Vchは、ビット線BL1に接続された選択されたセル列では一様に0Vとなる。一方、非選択セル列には、ビット線BL2から3、3Vが供給される。

【0025】なお、このような書き込み動作に関して、「非選択のビット線」および「非選択セル列」等の用語における「非選択」とは、セルのしきい値が正にシフトされる「0」書き込みの禁止と同義であって、以下の説明においても全て同様とする。

【0026】図6(A)に戻って、選択されたセル列での書き込みについて説明すると、選択されたセルの制御ゲート電極16にのみ、書き込み用の高電圧Vpgm(例えば18V)を印加する。この選択されたセルの状態(状態A)は、図6(B)に示すように、制御ゲート電極が18V チャネル電位は0Vとなる。ここでセルの

10

カップリング比が 0.6の場合、浮遊ゲート電極 14と半導体基板 11との電位差は 11 Vとなり、トンネル酸化膜を介して電子が浮遊ゲート電極 14に注入されてセルのしきい磁が下れたが、墨麗セット「0.0世界で表すが行われる。選択されたセル列の非選択セルに対しては、制御ゲート電極 16に中間電位(V pass、例えば 10 V)を印加する。上述のようにカップリング比が 0.6であるため、浮遊ゲート電極 14と半導体基板 11との電位差は 6 Vとなる。この電位では、通常の書き込み時間内に、トンネル電流の注入による書き込みは行われない。従って、選択された状態 A以外のセルには書き込みがなされない。

みがなされない。 【0027】一方、非選択のビット線BL2に接続され たNAND型セル列に対しては、次のようにして書き込 み動作が禁止される。既述のように、非選択のビット線 BL2には3.3V(電源電圧Vcc)を印加する。図7 の時刻t1において、SG1が0VからVcc=3.3V に向けて上昇すると、選択トランジスタがONし、ビッ ト線BL2に接続されたセル列には、該ビット線から 3. 3 Vの電位が供給される。このNAND型セル列の 全てのデータが「1」、即ちノーマリONであれば、該 セル列の全てのセルのチャネル電位Vchは、選択ゲート SG1のしきい値をVthsとしてVch=Vcc-Vthsとな り、その後に選択ゲートSG1がOFFする。即ち、V cc=3.3V、Vths=1.3Vとすれば、非選択セル 列の全てのセルのチャネル電位は、Vch=3.3-1. 3=2 Vとなる。こうして、図7の一番下に示すよう に、チャネル電位(例えば、図6(A)のN2, N2' の電位) は、時刻 t 2 から t 3 の間に 2 V まで充電され る。一方、図6(A)および図7に示したように選択ゲ ートSG2はしFFしている(SG2の電圧は0)か ら、この時点で、非選択NAND型セル列のチャネル電 位Vch(ソース・ドレイン領域およびセル間拡散層の電 位) は浮遊状態となる。こうしてチャネル電位が浮遊状 態になった後、t3からt4の間に、制御ゲートの電圧 は、書き込み電圧(Vpgm=18V)または中間電位 (Vp=10V) まで上昇する。このとき、チャネル電 位が浮遊状態であるため、これら制御ゲートに加わる電 圧によって、図7の最下行に示したN2, N2'の電位 から明らかなように、チャネル電位は初期値の2Vから 8 Vへとプートストラップされる(図6(C)の状態 B)。この自己昇圧の大きさは、Vpgm=18Vではな く、Vpass=10Vによって決定される。何故なら、例 えば16個のメモリセルを直列接続してNAND型セル 列を構成したとすると、Vpgm=18Vが印加されるの は一つの制御ゲートだけに過ぎず、その他の15個の制 御ゲートには全てVpass=10Vが印加されるため、V

(状態A)は、図6(B)に示すように、制御ゲート電 【0028】上記の自己昇圧の結果、図6(C)の状態 極が18V、チャネル電位は0Vとなる。ここでセルの 50 Bに示したように、非選択NAND型セル列では、制御

pass=10Vの影響の方が圧倒的に大きいからである。

ゲート電極16に加わる書き込み電圧Vpgm=18V で、浮遊ゲート電極14の電位は約11V(18V× 0.6)であっても、基板と浮遊ゲート電極14との間 今の中心を含め致光膜に加むる電圧は僅からいたにごとし、

その結果、トンネル電流は流れず、非選択NAND型セ ル列での書き込みが防止される。

【0029】更に、非選択NAND型セル列の状態B以 外のセルでは、制御ゲート電極16の電圧はVpass=1 0 V、浮遊ゲート電極14の電圧は6 V (10 V×0. 6)、チャネル電位は約8 Vであるため、トンネル酸化 10 膜に加わる電位差は2 Vとなり、書き込みは起こらな 61.

【0030】以上の説明から明らかなように、K.D.Suh et al. の自己昇圧方式によれば、次のような利点を得る ことができる。

【0031】① 従来は0V→VM(例えば10V)で あったビット線電位の振幅を、0V→Vcc(3.3V) に低減できる。従って、ビット線を駆動するための種々 のトランジスタの耐圧を下げることができ、更にトラン ジスタの微細化が可能となる。加えて、センスアンプ部 等の面積や、チップサイズの削減をすることができる。

【0032】② ビット線電圧用の中間電位発生回路を *

*省くことができ、チップサイズの削減につながる。

【0033】しかしながら、上記K.D. Suh et al. による 自己昇圧方式の書き込み方法には、以下に述べるような **対点がたった。**

【0034】予め全てのNAND型セルが消去された後 に書き込む場合は、図7のt3~t4の期間における制 御ゲート電圧の上昇時に、チャネル電位は十分昇圧す る。しかし、セルが予め書き込まれてセルトランジスタ のしきい値が正の値に上昇している状態での自己昇圧の 場合には、t3~t4において、VpassとVpgmがセル の書き込み後のしきい値(例えば+1V)を越え、同じ NAND型セル列の全てのセルトランジスタがONした 時点で初めてチャネル部が浮遊状態となり、ブートスト ラップが起動することになる。そのため、チャネル昇圧 後のVchは、消去後のVchに比べて低下することにな る。これについて説明すれば次の通りである。

【0035】電源電圧をVcc、メモリセルのしきい値を Vth、選択ゲートのしきい値をVths、書き込み電圧を Vpgm、中間電位(書き込み禁止電圧)をVpassとす 20 る。VpgmとVpassを 0 Vからそれぞれ上昇させた後の チャネル部の電位Vchは、

 $Vch = Vch \phi + (\beta / 16) [(Vpgm - Vth - Vch \phi)]$

$$+1.5 (Vpass-Vth-Vch\phi)$$
 ... (1)

ただし、 $Vch\phi = Vcc - Vths$

... (2)

* (IEEE Journal of Solid-State Circuits, vol. 30, N

で与えられる。

【0036】ここで、βは制御ゲートの電位に対するチ ャネル電位の比を表す量であり、K.D.Suh et al.の文献※

0.11(1995)) に示されている通り、

Vch= [Cins/(Cins+Cchannel)] Vwl ... (3) $\beta = [Cins/(Cins+Cchannel)]$... (4)

となる。

★で、Cinsは制御ゲートとチャネル間の主容量であり、

【0037】通常、βの値は0.8程度である。ここ

$$1/Cins = 1/Cono + 1/Ctunnel$$

... (5)

ただし、Cono:浮遊ゲートと制御ゲートとの間のイン ター絶縁膜の容量,

Ctunnel:トンネル酸化膜間の容量

で与えられる (図8参照)。また、Cchannelは、チャ ☆

$$Vch = 9.7 V (Vth = -1 V)$$

 $Vch = 8.1 V (Vth = +1 V)$

 $s = 1 \text{ V}, \beta = 0.8, \text{ Vpgm} = 18 \text{ V}, \text{ Vpass} = 10$ V、Vth=-1/+1Vとした。この条件においては、 $V \cosh \phi = 3$. 3 - 1 = 2. $3 V \vec{c}$ \vec{c} \vec{c} \vec{c}

【0039】上記の結果に基づいて、16個すべてのセ ルが消去され、しきい値が-1Vになった時と、16個 すべてのセルにデータが書かれ、しきい値が+1Vにな った時とを比較すれば次の通りである。

【0040】図9に示すように、全セルのしきい値が一 1 Vの場合は、非選択ビット線に接続するNAND型セ ☆ネルと基板間の容量、Vwlは制御ゲートの電位である。 【0038】上記(1)式を使用して、セルのしきい値 が-1Vの場合と、+1Vの場合の夫々についてVchを 計算すると、

··· (6 a) ··· (6 b)

となる。ただし、この計算では、Vcc=3. 3V、Vth 40 セルのしきい値が+1Vの場合は、非選択ビット線に接 続するNAND型セル列のチャネルの電位Vchは8.1 Vとなる。両者の差は1.6 V (= 9.7 V-8.1 V) となり、図9に示すように、Vth=+1Vの場合の 方がVchとVpgmとの差が大きく、Vth=-1Vの場合 に比較して、状態Aのセルのストレスは大きくなること がわかる。つまり、全セルのしきい値が-1Vの時、V pgmストレスは8. 3 V であるが全セルのしきい値が+ 1 Vの時 Vpgmストレスは9. 9 Vと大きくなる。これ は、セルのしきい値によって、チャネル電位Vchのブー ル列のチャネルの電位Vchは9.7Vとなる。一方、全 50 ストされる大きさが異なるためである。その結果、選択 されたNAND型セル列の選択されたセルにデータを書き込むとき、非選択NAND型セル列においてはVpgmによるストレスがばらつき、書き込み禁止の信頼性が低いてすることに基本する。

【0041】以上述べた、自己昇圧の書き込み方式の欠点を改良した方法として、T.S.Jungらが選択的に自己昇圧させて書き込みを行うLocal Self-Boosting (LSB)方式を考案し、Vpgmストレスを低減させ、特に多値セルのしきい値ばらつきに大きな効果を得ている(T.S.Jung et al., ISSCC Tech. Dig., p. 32, 1996)。

【0042】このLSB方式においては、図10に示す ように、選択されたセルの制御ゲートにはVpgm(例え ば20V)を与えるが、選択されたセルの制御ゲートに 隣接する2つの制御ゲートにはVdcp(0V)を与え る。それ以外の制御ゲートには中間電位Vpass (例えば 11V) を与える。これにより、Vdcpが入力する2つ のセルトランジスタQdlおよびQd2がOFFし、NAN D型セル列は3つのチャネル領域1,2,3 (それぞれ 電位 V ch1, V ch2, V ch3で示される領域) に分かれ る。非選択NAND型セル列におけるチャネル領域1, 3では、そのセルトランジスタの制御ゲートに印加され る中間電位 V pass (例えば11V) により、そのチャネ ル部の電位Vchl, Vch3は、既述したメカニズムに従っ て7Vまで自己昇圧される。一方、選択されたセルと同 じ制御ゲートを共有する非選択NAND型セル列のセ ル、即ち「1」保持セルQsにおけるチャネル領域2の 電位Vch2も、選択セルのゲートにかかる電圧Vpgm(2 0 V) によって自己昇圧を受ける。しかし、この場合は 隣接するセルトランジスタQdlおよびQd2はOFFして いるから、既述したK.D. Suh et al. の場合とは異なり、 チャネル領域1,3における自己昇圧の影響を受けな い。このため、チャネル領域2の電位Vch2は、Vpass よりも高い電圧Vpgm(20V)によって他のチャネル 領域1, 3の電圧 (Vchl、Vch3) よりも更に大きく自 己昇圧され、約10Vまで上昇する(図11)。つま り、「1」保持セルのチャネル電位のみが、他のチャネ ル電位よりも高くなる選択的自己昇圧(local self-boos ting)が起きる。その理由は、先に述べたように、

「1」保持セルQsの両隣のセルトランジスタがOFFしているため、「1」保持セルQsはVpassによる影響を受けず、Vpgmによる自己昇圧のみを受けるからである。

14

し、選択的自己昇圧方式では、Vpgm-Vch2=20-10=10Vとなる。従って、選択的自己昇圧方式の方がストレスは3Vも緩和されるので、非選択NAND型セール列でのMaskによる情報に基本数はする。一位特別に優れた方式であるといえる。

【0044】ところが、この選択的自己昇圧方式におい ては、選択されたNAND型セル列での書き込みに際 し、次のような問題がある。選択されたNAND型セル 列では、既述したようにピット線は0Vであり、且つ書 き込みを行うべき選択されたメモリセルにこの 0 Vを伝 えなければならない。即ち、図10において丸印で囲ん だ選択セルに書き込みを行う場合、この選択セルとビッ ト線BL1との間にあるセルは全てON状態でなけれ ば、選択セルに書き込みを行うことができない。一方、 上記の選択的自己昇圧方式では、選択セルの両隣のセル に対してVdcp=0Vが印加される。従って、この隣接 セルがディプレッション化されたノーマリONの状態 (しきい値がマイナス)であれば、選択セルにまでビッ ト線BL1の0Vが伝わって書き込みが行われる。しか し、隣接セルがエンハンス化されたノーマリOFFの状 態(しきい値がプラス)であれば、ビット線BL1の0 Vが選択セルまで伝わらず、書き込みは行われない。そ のため、上記の選択的自己昇圧方式では、選択されたN AND型セル列で複数のセルに順次書き込みを行う場 合、その書き込みの順番は、セルのソース側(ビットコ ンタクトから遠いほう) からビット線に近い方のセルに 向かって順番に書き込まなければならないという制約が ある。

【0045】以上述べたことをベースにして、以下、本 発明の実施の形態を説明する。

【0046】 [本発明の第一観点に基づ、元施形態] 最初に、本発明の第一観点に基づく第1~第5実施形態を説明する。ここでは、NAND型EEPROMにおける書き込み処理の技術を中心に説明する。

【0047】図13は、本発明の第1実施形態によるNAND型EEPROMの電圧制御を示す図である。なお、この実施形態の平面図、等価回路図、縦断面図および横断面図は、それぞれ従来技術の説明で参照した図1(A)、図1(B)、図2および図3と同一であるので、これらの図面を参照されたい。

【0048】図13に示すように、丸印を付して示す選択されたメモリセルの制御ゲートにはVpgm(例えば20V)を印加し、選択されたメモリセルに隣接するメモリセルの制御ゲートには、次に述べるVpassよりも更に低い電圧Vdcp(例えば4.5V)を与える。そして、それ以外の制御ゲート電極には、Vpass(例えば11V)を印加する。ここで重要なことは、T.S. Jung et al.の選択的自己昇圧方式ではVdcp=0であったのに対し、この実施形態では正の電圧Vdcp=4.5Vを印加することである。

【0049】上記のように電圧制御することによって、 非選択NAND型セル列においては、T.S. Jung et al. の選択的自己昇圧方式と同様の書き込み禁止動作が得ら はれて、関も同ビット線出むVec(304.3 Y)と 陸独が供 給された後、選択トランジスタSG1がOFFし、K.D. Suh et al. の場合と同様に自己昇圧が生じる。同時に、 Vdcp=4.5Vを印加されているセルが、制御ゲート 電極の電位がチャネル電位よりも低くなるためOFFす る。その結果、チャネル部分は、T.S.Jung etal.の場合 と同じく3つのチャネル領域1,2,3(それぞれ電位 Vchl. Vch2、Vch3で示される領域)に分かれる(図 13、図14参照)。「1」保持するメモリセルのチャ ネル領域Vch2は、隣接するセルがOFF状態であるた め、Vpgmが0Vから20Vまで上昇するのに応じて自 己昇圧し、0Vから10Vとなる。この昇圧の様子を、 図21にタイミング図で示す。これに対して、Vchlお よびVch3は、Vpass (11V) の電位が0Vから11 Vに上昇するのに応じて、7Vにまで昇圧する。従っ て、「1」保持セルのチャネル部電圧Vch2の方が、Vc hlおよびVch3よりも高くなる。その結果、Vpgm-Vch 2の電位差もK. D. Suhet al. の自己昇圧方式に比べて小さ くなり、このセルにかかるストレスは軽減される。

【0050】一方、選択されたNAND型セル列におい ては、次に述べるように、当該セル列に既に書き込まれ たセルが存在していても、問題なく選択的に書き込みを 行うことができる。

【0051】図13において丸印で囲んだセルに書き込 みを行う場合、選択ゲートSG1を開いてビット線BL 1に接続すると、このNAND型セル列のチャネル部の 電位は、図14に破線で示すように一様に0Vとなる。 *30

 $Vdcp > Vch \phi + Vths$

ただし、 $V \cosh \phi = 2$. 3 V、 $V \th s = 1 V$

でなければならない。これより、下限値 V dcpmin=3. 3 Vを得ることができる。なお、多少しきい値落ちを許 容するとすれば、下限値Vdcpmin=2Vとしても構わな

【0055】次に、上限値Vdcpmaxについて説明する。 【0056】なお、ここでは16個のセルを直列接続し たNAND型セル構造の場合を考える。また、前述のと おり、電源電圧をVcc、メモリセルのしきい値をVth、 選択ゲートのしきい値をVths、書き込み電圧をVpgm、 中間電位(書き込み禁止電圧)をVpassとして説明す る。

【0057】まず、VpgmとVpassとを0Vからそれぞ ※

$$Vch (t) = Vch\phi + (\beta/14) [(t Vpgm - Vth - Vch\phi)]$$

+13 (t Vpass $-V th - V ch \phi$) ... (9)

ただし、 $Vch\phi = Vcc - Vths$

【0060】なお、上記の(9)式では、16個あるメ

となる。

モリセルのうち、Vdcpが印加される2個のセルはブー

*この場合、T.S. Jung et al. の選択的自己昇圧方式で問 題になったのは、図11で説明したように、Vdcp=0 Vであるため、隣接する非選択セル1がノーマリOFF 20世間に表示されているときには、この関格とりませ

16

OFFし、ビット線BL1の電圧が選択セルにまで伝わ らないことであった。これに対して、この実施形態で は、図14に示すように隣接する非選択セル1、2に も、ノーマリOFFの状態に書き込まれたセルのしきい 値より高い Vdcp=4.5 Vが印加されている。従っ

て、隣接セル1は、たとえノーマリOFFの状態に書き 込まれていてもON状態となり、ビット線BL1のOV を選択されたセルのチャネル領域に伝えることができ る。その結果、選択されたセルでは、制御ゲート電位V

pgm=20Vとチャネル電位Vch=0Vとの間の電位差 (20V)によって所望の書き込みを行うことができ る。なお、それ以外のセルの制御ゲートについては、V pass=11Vが印加されているから、たとえノーマリO FFの状態に書き込まれていてもONし、選択セルでの 書き込みに何等障害にならないことは言うまでもない。

【0052】ところで、上記の例では、選択セルの両隣 のセルのゲート電位 Vdcpが 4.5 Vである場合を説明 したが、望ましいVdcpの値はこの数値に限定されず、 後で説明するように所定の範囲内であればよい。以下 に、望ましいVdcpの範囲の下限値Vdcpminおよび上限 値Vdcpmaxについて説明する。

【0053】まず、下限値Vdcpminに関して説明する。 【0054】書き込み時、ビット線上の"H"側の電位 Vchφ (2. 3 V) がしきい値落ちせずに伝播するため には、Vdcpは、

... (7)

※れ上昇させた後のチャネル領域の電位Vchを以下、算出 する。以下の計算では、簡単化のため、Vdcpは時間に 依存しない一定値であるものと仮定する(実際には、V dcpは、本第1実施形態のほかに後述する第2~第4実 施形態のような変形例に応じて多少変化するが、以下の 計算でもおおよその傾向は判断できる)。

【0058】VpgmとVpassの初期値をゼロとする(時 刻 t = 0)。なお、VpgmとVpassが最終値の書き込み 電圧に到達した時をt=1とする。したがって、0 < t<1は、途中の状態を表す。

【0059】時刻tにおけるNAND型セル内のチャネ ルの電圧Vch(t)は、

... (10)

トには寄与せず、残りの14個のセルがブートに寄与す るものと仮定している。

【0061】例えば、Vpgm=18V、Vpass=10

... (8)

V、 $\beta = 0$. 8、V ch $\phi = 2$. 3 (V) = 3. 3 (V) * *-1 (V) とすると、 (9) 式より、

 $V_{ch}(t) = 8.457t - 0.8V_{th} + 0.46(V)$... (11)

が得られる。 t が小さい間は、Vdcpがゲートに印加さ や状態にしたたか(画訳と命物構構の起音)をOBI状態では、これで後、選択されたを決すのできな問題契約自己任何でき

ある。従って、チャネルの電位Vch(t)は、Vpgmや Vpassの上昇に従って上昇し、チャネル全面で同一の値 を取る。しかし、このチャネルの電位Vch(t)がVdc p-Vthx (Vthxは隣接制御ゲートのVth) になった瞬 間、選択セルの両隣のセルがOFF状態となり、選択セ ルのチャネルとその他のセル(非選択セル)のチャネル ※10

れてその電位は高くなる。非選択セルのチャネルは自己 昇圧されるが、選択的自己昇圧されたチャネルの電位よ

※がOFFされて、チャネル全面での自己昇圧が終わる。

【0062】ここで、Vch(t)=Vdcp-Vthxの条件 を (11) 式に代入すると、

$$Vdcp-Vth=8.457t-0.8Vth+0.46$$
 ... (12)

☆ (V) の時、

りも低い電位になる。

となる。

【0063】実際には、非選択セルのしきい値Vthは種 々な値を取ることが考えられ、全ての状態について計算 すると膨大な量となる。以下、簡単化のため、非選択セ★ **★ルのVthが-1V(消去状態)と+1V(書き込み状** 態)の2つの場合についてのみ考える。

【0064】上記(12)式からtを導出すると、

 $t = (Vdcp - 0. 2Vth - 0. 46) / 8. 457 \cdots (13)$

が得られる。ただし、 $Vth=Vthx=\pm 1 V$ とする。 【0065】上記の(13)式において、Vth=+1 ☆

t = (Vdcp - 0.66) / 8.457

 $\cdots (14a)$

一方、Vth=-1 (V)の時、

 $\cdots (14b)$

t = (Vdcp - 0. 26) / 8. 457

◆p=4.5 Vの時、

【0066】上記の(14a)式において、例えばVdc◆

t = t c = 0. 45 (Vth=+1V)

... (15)

となり、この時刻tcにおけるVchは、

 $V_{ch}(t_{c}) = 3.47V$

V ch (t c) = 5.49 V

... (16)

となる。

となる。

ばVdcp=4.5Vの時、 【0067】一方、上記の(14b)式において、例え

t = t c = 0.50 (Vth = -1V)

... (17)

となり、この時刻 t c における V chは、

30

... (18)

となる。

【0068】このように上記時刻 t c、すなわち時刻 t の最終値1の約半分(0.45~0.5)の時点で、自 己昇圧から選択的自己昇圧に変化することがわかる。言 い換えると、0<t<tcの時は自己昇圧状態となり、 選択セルのチャネルと非選択セルのチャネルとは接続さ れ、同電位の状態で自己昇圧される。一方、tc<t< 1の時は選択セルのチャネルと非選択セルのチャネルと は切り離され、選択セルのチャネルは選択的自己昇圧状 40 【0070】 態、非選択セルは自己昇圧状態となる。また、上記の各

式から、Vdcpが大きい程tcは大きくなり、Vdcpが小 さい程tcは小さくなることがわかる。

【0069】このように、tcくt<1の時刻において は、選択セルのチャネル領域と非選択セルのチャネル領 域とではその後の昇圧の仕方が異なってくる。非選択セ ルのチャネルの昇圧の様子は下記の(19)式で表され る。また、選択セルのチャネルの昇圧の様子は下記の (20) 式で表される。

 $V_{chn} = V_{ch} (1) = V_{ch} (t_c) + (1 - t_c) \beta V_{pass} \cdots (1_9)$ $V_{chs} = V_{ch} (1) = V_{ch} (t_c) + (1 - t_c) \beta V_{pgm} \cdots (2_0)$

例えば、 Vdcp= 4. 5 Vの場合、

 \cdots (21a) $V_{chn} = 7.5 V (V_{th} = +1 V)$ ··· (21b) $V_{chn} = 9.5 V \quad (V_{th} = -1 V)$ \cdots (22a) $V chs = 1 \ 0 \ . \ 7 \ V \ (V th = + 1 \ V)$... (22b) (Vth=-1V)V chs = 1 2 . 7 V

となる。

値) は、tc=1の直前で選択的自己昇圧が起こる条件 50 となる。従って、(1 4 a)式、(1 4 b)式において

【0071】Vdcpが取り得る理論上の上限値(最大

tc=1を代入すると、

Vdcpmax = 9.1 V(Vth=+1V)··· (23a)

Vdcpmax = 8.7 V··· (23a) (Vth=-1V)

(記念さ)音、換えればMPAを確定でpataが最終値で造し、 (id 表し、MpA vibit 3 Vであることを存成すると、MPA vibit た時点で自己昇圧と選択的自己昇圧とが切り替わる時 (tc=1)が、Vdcpの上限値(最大値) Vdcpmaxに 相当する。 Vdcpmaxは、上記の(23a)式、(23 b) 式のうち、低い方の値を採用すると、8.7Vとな* 2. 0 V < V dcp < 8.7 V

となる。

【0073】以下、Vdcpが3.5V、4.5V、6 V、8Vの4通りの場合について、tが0から1の範囲 でNAND型メモリセル内のチャネルの電位を計算した 結果の表を図15に示す。また、それをグラフ化したも のを、それぞれ図16~図19に示す。

【0074】なお、図16~図19中におけるグラフの 横軸はtを示し、縦軸はVpgm、Vpass、Vch (Vchsや Vchn) を示す。Vchs (+1) は、Vth=1 Vの時の選 択セルのチャネルの電位を示し、Vchs (-1) は、Vt h=-1 Vの時の選択セルのチャネルの電位を示す。ま た、Vchn (+1) は、Vth=1Vの時の非選択セルの チャネルの電位を示し、Vchn (-1) は、Vth=-1 Vの時の非選択セルのチャネルの電位を示す。 t c (-1) は、Vth=-1Vの時の自己昇圧と選択的自己昇圧 との切り替わる時刻を示し、tc(+1)は、Vth=+ 1 Vの時の自己昇圧と選択的自己昇圧との切り替わる時 刻を示す。

【0075】図16~図19から分かるように、Vdcp = 3. 5 Vの場合 (図16) および Vdcp = 4. 5 Vの 場合 (図17) においては、Vthが-1Vと+1Vのい ずれの場合も、選択的自己昇圧電位Vchsが非選択セル の自己昇圧電位よりも高くなり、本発明の効果が明白に 現れている。ただし、Vdcpが大きくなればなるほど選 択セルの選択的自己昇圧電位と非選択セルの自己昇圧電 位との差は狭まり、本発明の効果が現れなくなる。特 に、Vdcp=8Vになると殆ど自己自己昇圧のみしか起 こらないことが分かる。

【0076】従って、本発明の効果が発揮される実用的 な範囲は、3 V ≤ V dcp ≤ 6 V であると言える。

【0077】上記の説明から明らかなように、この実施 形態によれば、選択セルの両隣のセルのゲートに対して 上述したような適切な値のVdcpを印加することによ り、選択されたNAND型セル列内のセルにランダムに データを書き込んだ後、たとえ、次に書くべきセルがす でに書いたセルよりもソース側に位置している場合であ っても、ビット線BL1の電位0Vを選択されたセルの チャネル部に伝えることができ、制御ゲートの電位Vpg mによる書き込みを行うことができる。

【0078】なお、上記の説明から明らかなように、第 1実施形態の効果を得るためには、「0」書き込みする 50

が電圧値Vpassよりも低い値となっていることが分か

20

【0072】以上の結果、Vdcpの取り得る理論上の範 囲は、

 $\cdots (24)$

ために選択されたセルに隣接する二つの非選択セルのう ち、ビット線側のセルのみが導通すればよい。即ち、ソ ース側の隣接セルは導通しなくても、選択されたセルへ の書き込みは達成される。従って、第1実施形態の変形 例として、図20に示すように、ビット線側に隣接する 非選択セル1にのみVdcpを印加し、ソース側に隣接す る非選択セル2には0Vを印加するように構成してもよ い。また、ソース側の非選択セル2に、Vdcp未満の正 の電圧を印加するように構成してもよい。

【0079】次に、図22を参照して、本発明の第2実 施形態を説明する。この実施形態は電圧の制御タイミン グが上記第1実施形態と異なるが、基本的な動作原理は 第1実施形態と同じである。

【0080】先ず、t0~t1の期間において選択トラ ンジスタSG1のゲート電圧を3.3Vにする。これに よって、非選択NAND型セル列のチャネル部の電位 (Vchl、Vch2、Vch3) は約2Vにまで充電される。 t 1~t 2の期間において、Vpgm、Vpass、Vdcpの電 位を0Vから4.5Vにまで上昇させる。これにより、 8個のメモリセルの制御ゲート全てに4.5 Vが印加さ れる。また、チャネル部の電位は約3 V まで上昇され る。 t 2以降においては、Vpassを4. 5 Vから1 1 V へ、Vpgmを4. 5 Vから20 Vへ上昇させる。これに より、「1」保持セルのチャネルVch2は10Vにな る。これは t 2以後のタイミングにおいて、「1」保持 セルに隣接するメモリセルは、制御ゲートに加わる電圧 (Vdcp=4.5V)よりも自己昇圧したチャネル電位 の方が高くなり、OFF状態となるからである。その他 のチャネル部の電位 (Vch1、Vch3) も7 Vまで上昇す る。この最終的な電位関係は、第1実施形態における図 20の電位関係と同じである。その結果、第1実施形態 と同様にして、非選択NAND型セル列での書き込み禁 止が達成される。

【0081】また、選択されたNAND型セル列での書 き込みについても、第1実施形態で説明したのと同様 に、ランダムに行うことができる。

【0082】次に、第3実施形態を図23を参照して説 明する。この実施形態も、電圧の制御タイミングが上記 第1実施形態とは異なるが、基本的な動作原理は第1実 施形態と同じである。

【0083】t1~t2の期間でVpgm、Vpass、Vdcp

を11Vに上昇させる。このとき、チャネル部の電位V chl、Vch2、Vch3は7Vまで上昇する。 t 2の時点において、Vdcpのみを7Vから4.5Vに下げ、「1」 保持セルに隣接すると以下ランジスタをOFF 記させる。また、t2においてVpgmを11Vから20Vに上昇させる。これにより、「1」保持セルのチャネル電位Vch 2のみが10Vに昇圧される。

【0084】この場合も、最終的な電位関係は第1実施 形態と同じであるから、非選択NAND型セル列におけ る書き込み禁止、選択NAND型セル列における書き込 みは、第1実施形態と同様に行われる。

【0085】次に、図24を参照して第4実施形態を説明する。この実施形態も、電圧の制御タイミングが上記第1実施形態とは異なるが、基本的な動作原理は第1実施形態と同じである。

【0086】 $t0\sim t1$ の期間において、選択ゲートSG1の電位をVccよりも高い電位(Vcc+Vths以上、例えば4.5V)にする。この場合は選択ゲートSG1によるしきい値落ちがなく、ビット線BL1の電位がVccなので、このNAND型セル列のチャネル部にはVcc(例えば3.3V)が伝わる。

【0087】 $t1\sim t2$ の期間において、Vpgme0Vから高電圧(例えば20V)に上げ、Vpasse0Vから 11Vに上げ、Vdcpe0Vから 4.5Vに上げる。これにより、Vch1 & Vch3は7V、またVch2は10Vを越える高い値にまで上昇する。このように、選択ゲートトランジスタによるしきい値落ち(例えば1.0V)をなくし、Vch1、Vch2、Vch3の電圧をより高くすることができるので、誤書き込みが起こる可能性を更に低減することができる。

【0088】 $t2\sim t3$ の期間において、この実施形態では選択ゲートSG1の電位を4.5 Vから3.3 Vに下げるようにしている。これは次の理由による。即ち、この期間において、メモリセルのチャネル部 V chl、 V ch2、V ch3の電位は第 $1\sim$ 第3実施形態の場合よりも高く自己昇圧しているので、ノイズ等によりピット線の電位が少しでも下がると、浮遊状態であるチャネル部からビット線へとリーク電流が流れ、チャネル部の電位が下がって誤書き込みを起こす可能性がある。これを防止するために、SG1の電位を下げてリーク電流が流れ難くしている。

【0089】図25は、本発明の第5実施形態における電圧制御タイミングを示している。この実施形態においても、第4実施形態と同じく、 $t0\sim t1$ の期間において、選択ゲートSG1の電位をVccよりも高い電位(Vcc+Vths以上、例えば4.5V)にする。従って、選択ゲートSG1によるしきい値落ちがなく、ピット線BL1の電位がVccなので、このVAND型セル列のチャネル部にはVcc(例えば3.3V)が伝わる。

【0090】t1~t2の期間においては、SG1の電 50

位を4. $5 V \sim 3$. 3 Vに下げる。その理由は、第4 実施形態の場合と同じである。

【0091】t2~t3の期間において、Vpgmを0V 水・高速で(例うば3-0 V)、に上げ、Vy 、たりV から 11Vに上げ、Vdcpを0Vから4.5Vに上げる。これにより、VchlとVch3は7Vに上昇し、またVch2は 10Vを越える高い値にまで上昇する。その結果、選択 されたメモリセルには電子が注入されて書き込みがなされ、非選択セルは書き込み禁止状態となる。

【0092】なお、以上の実施形態では、選択されたメモリセルと隣接する二つのメモリセルの何れに対しても、それらの制御ゲート電極にVpassよりも低いVdcpを印加してOFF状態とする場合について説明したが、本発明はこれに限定されない。即ち、本発明では、メモリセル列のチャネル領域を部分的に自己昇圧する選択的自己昇圧方式が利用可能となるような電圧が、隣接する二つのメモリセルの制御ゲート電極に与えられればよいから、例えば、一方にはVdcpを印加し、他方にはVpassを印加してもよい。但し、Vpgmが制御ゲート電極に印加された「1」保持セルのチャネルのみを他のチャネル領域よりも高く自己昇圧させる観点から、二つの隣接セルの何れに対しても、それらのゲート電極にVdcpを印加してOFF状態とするのが好ましい。

【0093】なお、上述した本発明の第一観点に基づく 実施形態に関しては、以下説明するような変形例も考え られる。

【0094】読み出し時においては、上記電圧Vdcpを、選択されたNAND型メモリセル列の選択されたメモリセル以外のメモリセルの制御ゲート電極に印加される電圧と同じ電圧にしてもよい。このときの電圧は、ノーマリONのメモリセルとノーマリOFFのメモリセルのいずれに対しても導通状態にさせる電圧であり、また、書き込み時において選択されたビット線の0V電位が選択メモリセルのチャネル領域に適切に送られるようにする電圧である。

【0095】また、上記電圧Vdcpを電源電圧と同じ電圧にしてもよい。この場合、電圧Vdcpとして新たな電圧を生成する必要がないという利点がある。

【0096】また、選択セルの両隣にある隣接セルの一方が選択トランジスタS1である場合は、もう一方の隣接セルのゲート電圧は、0Vでも4.5V(=Vdcp)でもよく、またVdcp未満の正の電圧であってもよい。選択NANDセル列側で0Vを隣接セルを通じて選択セルに供給する必要がないからである。選択セルの両隣にある隣接セルの一方が選択トランジスタS2である場合は、もう一方の隣接セルをオンさせるため、この隣接セルのゲート電圧はVdcpであることが望ましい。

【0097】 [本発明の第二観点に基づく実施形態] 次に、本発明の第二観点に基づく第6~第7実施形態を説明する。ここでは、NAND型EEPROMにおける消

去処理の技術を中心に説明する。

【0098】図26、図27および図28は、本発明の 第6実施形態によるNAND型EEPROMの電圧制御 - ***を必ず図しらるいなおにこの実施形態も平面図、竹便工

路図、縦断面図および横断面図は、それぞれ従来技術の 説明で参照した図1(A)、図1(B)、図2および図 3と同一であるので、これらの図面を参照されたい。

【0099】図26に示すように、データを消去すべき 選択セルを含む選択されたNAND型セル列に接続した ビット線BL1には3.3Vを印加し、それ以外の非選 択ビット線BL2には0Vを印加する。

【0100】先ず、ビット線BL1に接続されたNAND型セル列における、選択されたセルでのデータ消去と、非選択セルでのデータ保持について説明する。図27のt10期間において、図27に示すように、選択ゲートSG1及び制御ゲートCG1~CG8をVcc(例えば3.3V)にプリチャージする。一方、選択ゲートSG2には0Vを印加して、選択トランジスタSG2をOFFさせておく。この時、図27に示すように、チャネル部の電位VCHNはVcc-Vths(Vthsは選択トランジスタのしきい値で1V程度)、即ち、3.3-1=2.3 Vとなり、選択ゲートSG2がOFFしているので、チャネル部は浮遊状態になる。

【0101】次いで、t20期間において、図26に示すように、選択セルの制御ゲートCG6には-10Vを印加し、非選択セルの制御ゲート $G1\sim G5$ 、 $G7\sim G8$ には+10Vを印加する。この時、消去電圧-10Vが制御ゲートに印加された選択セルはOFFするが、この選択セルよりもソース側およびドレイン側におけるチャネル部はいずれも浮遊状態であるため、非選択セルの中がゲートに加わる10Vの電圧によって、200年については既に詳細に説明してあるので、ここでは説明ないでは既に詳細に説明してあるので、ここでは説明を省略する。なお、選択セルよりもドレイン側のチャト SG1に印加する電圧は例えば4. 5Vであってもよい。

【0102】これにより、選択されたセルの制御ゲートが-10 Vで、ソース・ドレインの少なくとも一方が9 Vとなるから、ゲートとソース・ドレインとの間には、浮遊ゲート電極とソース・ドレインとの間にトンネル電流を生じさせるのに十分な、19 Vの電圧が印加される。従って、浮遊ゲート電極に蓄積されている電子は、トンネル電流として浮遊ゲート電極から放出される。その結果、選択されたメモリセルのしきい値は負(例えば、-2 V)になり、ノーマリONの状態に変わってデータが消去される。

【0103】一方、非選択セルでは、制御ゲートの電位が+10Vで、チャネルの電位は+9Vであるため、ゲートと基板との間には電位差が+1Vしか加わらない。 従って、トンネル電流は流れず、メモリセルのしきい値 50 24

は初期状態を保つ。

【0104】次に、このNAND型セル列との間で、その制御ゲート電極を共有する他のNAND型セル列におけるデーンを指信していて管理する。

【0105】図26に示したように、ビット線BL2を 0 Vとし、選択ゲートSG1の電位をVcc=3.3 V、 全ての制御ゲートを3.3Vにした場合、図28のt1 の期間に、チャネル部の電位はすべて0 Vになる。図2 8のt2の期間においては、図26に示したように、制 御ゲートCG6に消去電圧-10Vを印加すると共に、 その他の制御ゲートCG1~CG5、CG7~CG8に は+10Vを与える。これにより、選択されたNAND 型セル列と同様、消去電圧が制御ゲート電極に印加され たセルトランジスタはOFFするから、図26に示した ように、チャネル領域はこの制御ゲートCG6と選択ゲ ートSG1の間のチャネル領域1(電位VCHN1で示され る領域)と、制御ゲートCG6と選択ゲートSG2の間 のチャネル領域2(電位VCHN2で示される領域)とに分 割される。選択ゲートSG1がONしているから、ドレ イン側のチャネル領域1はピット線BL2に接続されて おり、図28に示したように、その電位VCHN1は常に0 Vを保つ。一方、ソース側のチャネル領域2は、図26 の選択ゲートSG2がOFFしているから、その電位V CHN2は浮遊状態となる。そのため、非選択セルの制御ゲ ート電極の電位が+10Vになった時点で、図28に示 したように、チャネル領域2の電位VCHN2は0~5V (例えば、3V) にまで自己昇圧する。その結果、この NAND型セル列では、CG1~CG5の制御ゲートと チャネル間の電位差は10V、CG7~CG8の制御ゲ ートとチャネル間の電位差は7Vになる。このような電 位差では、通常の消去時間を採用する限り、電荷蓄積層 と基板の間でトンネル電流は流れない。一方、チャネル がOFFしたセルトランジスタについては、トンネル電 流が流れるとすれば、浮遊ゲートとソースまたはドレイ ン領域との間の経路を通って流れることになる。しか し、この経路での電位差は、10 Vまたは13 Vである から、通常の消去時間を用いる限り、トンネル電流は流 れない。従って、このNAND型セル列では、データの 消去が行われることはない。

【0106】上記のように、この実施形態では、データ消去のために選択されたセルの制御ゲートに-10Vの電圧を印加し、且つK.D. Suh et al.の自己昇圧方式を利用してソース・ドレインを9Vに昇圧させることにより、選択されたセルの制御ゲート電極とソース・ドレインとの間に、データを消去するために十分な電圧を加えている。即ち、制御ゲート電極とNAND型セル列のチャネル領域には逆極性の電圧を印加しているので、夫々の電圧の絶対値は、片方の電圧を0Vとする場合に比較して略半分の値にすることができる。例えば、従来技術で説明したフラッシュ消去の場合には、制御ゲートを0

Vにしているため、Pウェル層には20Vの高電圧を印加する必要があったことと比較されたい。こうして、消去電圧の絶対値を低下させ得るため、この実施形態では、NAND型EEFRQMを構成するトランジスタを必要としない。また、配線間の設計ルールも通常の低電圧が使用される場合と同様にすることができるので、素子の高密度化およびチップサイズの縮小を達成することができる。更に、高電圧を使用しなくて済むので、信頼性も向上する。

【0107】なお、以上の説明では、選択された一つのセル毎にデータを消去するビット消去について説明したが、制御ゲート電極を共有する所定の数のNAND型セル列についてのビット線BLを全て3.3Vにすれば、これらのNAND型セル列の全てにおいて、選択された制御ゲートに接続されたセルを一括消去すること、即ち、ページ分一括して消去する「ページ消去」が可能となる。

【0108】次に、図29を参照して第7実施形態を説明する。この実施形態では、Nウェル層およびPウェル層が形成されておらず、メモリセル部はp型基板上に直接形成されている。消去時の電圧制御のタイミングは、上記第6実施形態と同じである。

【0109】この実施形態によれば、p型基板の電位を 0Vにすることができるため、周辺CMOS回路のNチャネルトランジスタと同様に、NAND型メモリセルアレイをもこのp型基板領域に形成できる。従って、図2に示されるNAND型EEPROMのように、メモリセル部を形成するためのNウェル層およびPウェル層を形成する必要がなくなり、プロセス工程を簡略化することができる。

【0110】なお、本発明は上述の各実施の形態に限定されるものではなく、その要旨の範囲で種々変形して実施することが可能である。

[0111]

【発明の効果】以上詳述したように、本発明の第一観点によれば、非選択ビット線に接続するNAND型セル列において、制御ゲート電極に書き込み高電圧が印加されるメモリセル部はチャネル電位が十分に自己昇圧するため、書き込み時にかかるストレスが軽減される。一方、NAND型セル列内の任意のメモリセルにデータを書き込むことができる。更に、従来のデバイス性能を劣化させることなく、信頼性を向上させることができる。

【0112】また、本発明の第二観点によれば、消去時に従来のような高電圧を用いる必要がないため、昇圧回路の段数を低減することが可能となる。更に、トランジスタを高耐圧にする必要がないため、周辺回路の占める面積を削減することができる。加えて、低電圧で消去動作が可能であるため、素子の信頼性を向上させることが 50

26

でき、歩留まりの向上も期待できる。

【図面の簡単な説明】

【図1】NAND型EEPROMのメモリセル列を示す 「平面翻及がその等値回路図。

【図2】図1 (A)のII-II線に沿う断面図。

【図3】図1(A)のIII-III線に沿う断面図。

【図4】従来のNAND型EEPROMにおける読み出し、消去および書き込みにおける電圧制御の例を示す図。

10 【図5】メモリセルの情報が「1」又は「0」のときの、セルトランジスタのしきい値を示す図。

【図6】自己昇圧方式における書き込み方法を示す説明 図。

【図7】自己昇圧方式での書き込みにおける電圧制御のタイミングを説明する図。

【図8】メモリセルトランジスタの電極電位および電極間の容量を解析して示す図。

【図9】図6 (C) の状態Bにおいて各電極にかかる電位を示す図。

20 【図10】選択的自己昇圧方式における書き込み方法について説明する図。

【図11】選択的自己昇圧方式において、書き込み時の各電極にかかる電位とチャネル電位との間の関係を示す

【図12】自己昇圧方式において、書き込み時の各電極 に印加される電位とチャネル電位との間の関係を示す

【図13】本発明の改良された選択的書き込み方式における、書き込み時の電圧制御を示す図。

0 【図14】本発明の改良された選択的書き込み方式における、書き込み時の動作を説明するための電位関係図。

【図15】NAND型メモリセル内のチャネルの電位上昇と時間との関係を示す図。

【図16】図15の表に示されるデータの一部をグラフ 化した図。

【図17】図15の表に示されるデータの一部をグラフ 化した図。

【図18】図15の表に示されるデータの一部をグラフ化した図。

【図19】図15の表に示されるデータの一部をグラフ 化した図。

【図20】本発明の第1実施形態の変形例における、図14と同様の説明図。

【図21】本発明の改良された選択的書き込み方式における、電圧制御タイミングの第1実施形態を示す図。

【図22】本発明の改良された選択的書き込み方式における、電圧制御タイミングの第2実施形態を示す図。

【図23】本発明の改良された選択的書き込み方式における、電圧制御タイミングの第3実施形態を示す図。

図 【図24】本発明の改良された選択的書き込み方式にお

ける、電圧制御タイミングの第4実施形態を示す図。 【図25】本発明の改良された選択的書き込み方式における、電圧制御タイミングの第5実施形態を示す図。 一、【図25】本発情を第四大施売集における「紹立時で電圧制御を示す図。

【図27】本発明の第6実施形態における、選択された NAND型セル列での選択されたセルでの消去動作、並 びに非選択セル列での消去禁止動作を説明するための 図。

【図28】本発明の第6実施形態における、他のNAN IOD型セル列での消去禁止動作を説明するための図。 *

28

*【図29】本発明の第7実施形態におけるNAND型E EPROMのメモリセル列を示す断面図。


【符号の説明】

- 1.1.平型基度、
- 12…素子分離領域、
- 13…トンネル酸化膜、
- 14…電荷蓄積層、
- 15…インター絶縁膜、
- 16…制御ゲート、
- 17…層間絶縁膜、
- 18…ビット線。


【図1】

(B) (A) 149.169 SGI CGI CGI CG₂ CG3 CG4 \mathbf{m} CG5 CG₆ CG7 CG8 SG2 1410,1610

【図3】




【図2】



[図4]


	読み出し	消去	書き込み		
BL	1V プリチャージ	OPEN	0 [°] 書き込み 0V 1 書き込み 3.3V		
SGI	4.5V	0V	3.3٧		
CG	選択 0V 非選択 4.5V	ov	選択 18V 非選択 9V		
SG2	4.5V	0 V	ov		
W	OV	200	ov		
S	ov	OPEN	٥٧		


【図5】




【図7】


【図6】









† † † † † † † † †



[図9]








空乏層


[図8]




【図15】

tc以外の単位はVolt

Vdcp	3. 5V		4.5V		6.	OV	8. 0 V	
Vth	+17	-17	+17	-17	+17	-17	+17	-17
tc	0.34	0.38	0.45	0.50	0.63	0.68	0.87	0.92
Vch(tc)	2.50	4.50	3.47	5.50	5.00	7.00	7.00	9.20
Vchn	7.81	9.44	7.84	9.49	7.95	9.57	8.06	9.88
Vchs	12.06	15.61	11.33	12.68	10.31	11.63	8.90	10.42




【図20】




【図22】


【図27】




【図29】




[図23]




【図24】



【図26】





フロントページの続き

(51) Int. Cl. 6

識別記号

F I

HO1L 29/792